<跳脫傳統 Moore's Law 循環模式>
需從系統層級、技術層級、電路層級到元件層級導入全面性的創新，而不再只是製程技術的微縮。這些創新包括由晶片設計、製造到封裝技術之間的整合，進而提升更多的附加價值。
晶圓廠的成本則約以摩爾定律一半的比例成長(每經歷兩個節點提高一倍) 。而晶圓廠為了保持最新狀態而不斷增加成本，持續加重資產的負擔，成為另一個難以跨越的門檻。由於風險過高，亦使得無晶圓廠商轉投入晶圓唱共用模式，但也因此不容易在製程中獲得差異性優勢，只能在設計階段尋求差異化。
未來幾年40nm仍然是半導體產業主要營收來源，如何在「進一步增加該製程節點成本效益」的同時「可以達到28nm與16nm相同的效能」並「有效控制功耗」的技術，將成為20nm製程以下的市場新利基（Niche）。
需從系統層級、技術層級、電路層級到元件層級導入全面性的創新，而不再只是製程技術的微縮。這些創新包括由晶片設計、製造到封裝技術之間的整合，進而提升更多的附加價值。
晶圓廠的成本則約以摩爾定律一半的比例成長(每經歷兩個節點提高一倍) 。而晶圓廠為了保持最新狀態而不斷增加成本，持續加重資產的負擔，成為另一個難以跨越的門檻。由於風險過高，亦使得無晶圓廠商轉投入晶圓唱共用模式，但也因此不容易在製程中獲得差異性優勢，只能在設計階段尋求差異化。
未來幾年40nm仍然是半導體產業主要營收來源，如何在「進一步增加該製程節點成本效益」的同時「可以達到28nm與16nm相同的效能」並「有效控制功耗」的技術，將成為20nm製程以下的市場新利基（Niche）。
<系統層級、技術層級、電路層級到元件層級的創新>
大廠: 製程設備、材料科學、EDA工具、晶片設計、系統設計、製造、封裝技術之間的整合
縫隙: Chip-PKG-board co-design、Technology/library selection、IC監控器、矽-資料探勘(Silicon data mining)、PVT binning、Adaptive control
擴大差異性:
Technology/library Selection: market strategy and design intention driven
On-chip Monitoring: PVT/aging detection and PVT/Vt variance management
Silicon Data Mining: PVT binning, post-silicon tuning (design quality, process recipe)
Adaptive Control: voltage calibration, PMIC protocol
如何克服成本效益(包括工程、產品量產與競爭力等)，亟需系統性創新的方法來克服。例如，透過對市場需求與競爭力分析、製程節點與原件庫的選擇(library selection)、系統規格與架構設計、功率與時序驗證、測試(testing)與產品可靠度檢驗(reliability qualification)等方法等重新定義並做全盤性的分析與規劃 。